#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05145036 A

(43) Date of publication of application: 11.06.93

(51) Int. CI

H01L 27/108

(21) Application number: 03309424

(22) Date of filing: 25.11.91

(71) Applicant:

**TOSHIBA CORP** 

(72) Inventor:

YAMADA TAKASHI OZAKI TORU TAKEDAI SEIICHI AOKI MASAMI

# (54) SEMICONDUCTOR STORAGE DEVICE AND ITS MANUFACTURE


#### (57) Abstract:


PURPOSE: To ensure sufficient capacitor capacitance when memory cell occupation area is reduced, by forming a storage node electrode so as to pass a protruding end from the inner wall of a cylindrical side wall insulating film formed so as to protrude from a storage node contact, and to leave the lower end of the outer side wall.

CONSTITUTION: An MOS FET is formed in a region surrounded by an element isolation insulating film 2 of a P-type silicon substrate 1. A capacitor is so laminated that a storage node electrode 10 is connected with one side of the source.drain region. The storage node electrode 10 is formed in a self-alignment manner to a side wall insulating film 9, so as to pass a protruding end from a storage contact surface 8 and the inner wall of the cylindrical side wall insulating film 9 which is formed so as to protrude from the storage node contact surface 8, and to leave the lower end of the outer side wall. Thereby the effective capacitor area can be increased by the amount of area where the capacitor is formed so as to cover the protruding part

of the side wall insulating film 9.

COPYRIGHT: (C)1993,JPO&Japio





# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平5-145036

(43)公開日 平成5年(1993)6月11日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 27/108

8728-4M

H01L 27/10

325 M

# 審査請求 未請求 請求項の数3(全 7 頁)

(21)出願番号

特顏平3-309424

(22)出願日

平成3年(1991)11月25日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 山田 敬

神奈川県川崎市幸区小向東芝町 1 株式

会社東芝総合研究所内

(72)発明者 尾崎 徹

神奈川県川崎市幸区小向東芝町 1 株式

会社東芝総合研究所内

(72)発明者 竹大 精一

神奈川県川崎市幸区小向東芝町 1 株式

会社東芝総合研究所内

(74)代理人 弁理士 木村 髙久

最終頁に続く


## (54) 【発明の名称】 半導体記憶装置およびその製造方法


(57)【要約】

(修正有)

【目的】 本発明は、キャパシタ容量の増大をはかることを目的とする。

【構成】 本発明では、ストレージノードコンタクト 8 から突出するように形成された筒状の側壁絶縁膜 9 の内壁から突出端を通り、外側側壁の下端を残すようにストレージノード電極 1 0 を形成している。また、本発明の方法では、ストレージノードコンタクト 8 から突出するように筒状の側壁絶縁膜 9 を形成し、さらに電極材料を全面に堆積した後、全面をレジストで被覆し、フォトリソグラフィにより、外壁下部を除いて筒状の側壁絶縁膜 9 の周りの電極材料を覆うようにレジストをパターニングし、このレジストをマスクとして電極材料をエッチングし、ストレージノードコンタクト 8 から突出するように形成された筒状の側壁絶縁膜 9 の内壁から突出端を通り、外側側壁の下端を残す形状のストレージノード電極 1 0 を形成するようにしている。





【特許請求の範囲】

【請求項1】 MOSFETと、

前記MOSFETのソースまたはドレイン領域に、ストレージノードコンタクトを介して接続されたストレージノード電極とキャパシタ絶縁膜とプレート電極とからなるキャパシタとによって、メモリセルを形成してなるDRAMにおいて、

前記ストレージノード電極は、ストレージノードコンタクトから突出するように形成された筒状の側壁絶縁膜の内壁から突出端を通り、外側側壁の下端を残すように構 10 成されていることを特徴とする半導体記憶装置。

【請求項2】 半導体基板内にMOSFETを形成する MOSFET形成工程と、

前配MOSFETのソースまたはドレイン領域に、ストレージノードコンタクトを介して接続されたストレージノード電極とキャパシタ絶縁膜とプレート電極とからなるキャパシタを積層するキャパシタ形成工程とを含む半導体配憶装置の製造方法において、

前記ストレージノード電極の形成工程が、ストレージノ ードコンタクトから突出するように筒状の側壁絶縁膜を 20 形成する側壁絶縁膜形成工程と、 電極材

料を全面に堆積する電極材料堆積工程と、

下部を除いて筒状の前記側壁絶縁膜の周りの電極材料を 優うようにレジストをパターニングするレジストパター ン形成工程と、

このレジストパターンをマスクとして電極材料をエッチングし、ストレージノードコンタクトから突出するように形成された筒状の側壁絶縁膜の内壁から突出端を通り、外側側壁の下端を残す形状に加工するエッチング工程とを含むことを特徴とする半導体記憶装置の製造方30法。

【請求項3】 半導体基板内にMOSFETを形成する MOSFET形成工程と、 前記MOSF

ETのゲート電極の上部及び側壁を絶縁膜で被覆する絶縁膜形成工程と、

この上層に層間絶縁膜を形成する層間絶縁膜形成工程 と、

前記層間絶縁膜を選択的に除去し前記MOSFETのソースドレインの一方を露呈せしめるように、ストレージノードコンタクトを形成するストレージノードコンタクト形成工程と

前記ストレージノードコンタクトの側壁から突出するように側壁絶縁膜を形成する側壁絶縁膜形成工程と、

このストレージノードコンタクトを覆いかつ側壁絶縁膜 の外壁にまで到達するようにストレージノード電極を形 成するストレージノード電極形成工程と、

前記側壁絶縁膜をエッチング除去する側壁絶縁膜除去工程と前記ストレージノード電極の周りにキャバシタ絶縁 膜を形成するキャバシタ絶縁膜形成工程と、

キャパシタ絶縁膜の上層にプレート電極を形成するプレ 50 た。すなわち図10に示すようにストレージノード電極

ート電極形成工程と前記層間絶縁膜にピット線コンタクトを形成しピット線を形成するピット線形成工程とを含むことを特徴とする半導体記憶装置の製造方法。

2

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置および その製造方法に係り、特に半導体記憶装置(DRAM) 等におけるキャパシタに関する。

[0002]

7 【従来の技術】DRAMは高集積化の一途を辿り、これ に伴い、情報(電荷)を蓄積するキャパシタの面積は減 少し、この結果メモリ内容が誤って読み出されたり、あ るいはα線等によりメモリ内容が破壊されるソフトエラ ーなどが問題になっている。

[0003] このような問題を解決し、高集積化、大容量化をはかるための方法の1つとして、MOSキャパシタをメモリセル領域上に積層し、該キャパシタの1電極と、半導体基板上に形成されたスィッチングトランジスタの1電極とを導通させるようにすることにより、実質的にキャパシタの占有面積を拡大し、MOSキャパシタの静電容量を増大させるようにした積層型メモリセルと呼ばれるメモリセル構造が提案されている。

【0004】このような構造では、ストレージノード電極を素子分離領域の上まで拡大することができ、また、ストレージノード電極の膜厚を厚くしてその側壁をキャパシタとして利用できることから、キャパシタ容量をプレーナ構造の数倍以上に高めることができる。また、さらにストレージノード部の拡散層は、ストレージノード電極下の拡散層領域だけとなり、α線により発生した電荷を収集する拡散層の面積が極めて小さく、ソフトエラーに強いセル構造となっている。

【0005】しかしながら、このような積層型メモリセル構造のDRAMにおいても、高集積化に伴う素子の微細化が進むにつれて、メモリセル占有面積が縮小化され、ストレージノード電極の平坦部の面積がますます縮小化し、十分なキャパシタ容量を確保するのが困難になってきている。

【0006】そこで積層型キャパシタ構造の1つとして、図9に示すようにストレージノードコンタクトの側壁に沿って上方に突出するように筒状の絶縁膜を形成し、この絶縁膜によって形成される段差に沿ってストレージノード電極を形成したものがある。

【0007】この構造では平面的にはメモリセルの占有面積を増大することなく、筒状の絶縁膜の高さによりストレージノード電極の表面積を大きくしてキャバシタの実質的な面積を補償することができる。

【0008】 しかしながらこの構造ではストレージノー ドコンタクトの側壁絶縁膜とストレージノード電極とを 自己整合的に形成するのは困難であるという問題があっ た。オカカち図10に示すようにストレージノード質極

のパターニング時の合わせずれにより、ストレージノー ド電極が側壁絶縁膜上で切れてしまうことがある。この 場合は側壁絶縁膜を突出させたことによるストレージノ ード電極面積増大効果がなくなってしまうという問題が ある。このことは、隣接するキャパシタのストレージノ ード電極のパターン間距離を最小デザインルールに合わ せ精度を補償する分のサイズを加えた分以下には微細加 工することができないということを意味し、これは高集 積化を進める上での大きな問題となってくる。

### [0009]

【発明が解決しようとする課題】このように、積層型メ モリセル構造のDRAMにおいても、高集積化に伴う素 子の微細化がさらに進むと、側壁絶縁膜とストレージノ ード電極との自己整合化がなされていないため、メモリ セル占有面積がさらに縮小化されると十分なキャパシタ 容量を得ることができないという問題があった。

【0010】本発明は、前記実情に鑑みてなされたもの で、メモリセル占有面積のさらなる縮小化に際しても、 十分なキャパシタ容量を確保することのできるメモリセ ル構造を提供することを目的とする。

#### [0011]

【課題を解決するための手段】そこで本発明のDRAM では、ストレージノードコンタクトから突出するように 形成された筒状の側壁絶縁膜の内壁から突出端を通り、 外側側壁の下端を残すようにストレージノード電極を形 成している。

【0012】また、本発明の方法では、ストレージノー ドコンタクトから突出するように筒状の側壁絶縁膜を形 成し、さらに電極材料を全面に堆積した後、全面をレジ ストで被覆し、フォトリソグラフィにより、外壁下部を 30 除いて筒状の側壁絶縁膜の周りの電極材料を覆うように レジストをパターニングし、このレジストをマスクとし て電極材料をエッチングし、ストレージノードコンタク トから突出するように形成された筒状の側壁絶縁膜の内 壁から突出端を通り、外側側壁の下端を残す形状のスト レージノード電極を形成するようにしている。

【0013】また本発明の方法では、ストレージノード コンタクトの側壁から突出するように側壁絶縁膜を形成 し、このストレージノードコンタクトを覆いかつ側壁絶 縁膜の外壁にまで到達するようにストレージノード電極 40 を形成したのち、この側壁絶縁膜をエッチング除去し、 ストレージノード電極の周りにキャパシタ絶縁膜を形成 しさらにプレート電極を形成している。

#### [0014]

【作用】上記構成によれば、ストレージノード電極が、 ストレージノードコンタクトから突出するように形成さ れた筒状の側壁絶縁膜に対して自己整合的に形成されて いるため、合わせ余裕をとる必要がなくなり、キャパシ 夕容量を低減することなく、隣接セルのキャパシタ間距 離を少なくし、メモリセル占有面積のさらなる縮小化を *50* キャパシタに接続される6bにはストレージノードコン

はかることができる。

【0015】また本発明の方法によれば、ストレージノ ードコンタクトから突出するように筒状の側壁絶縁膜を 形成し、さらに電極材料を全面に堆積した後、露光量を 制御したフォトリソグラフィにより、外壁下部を除いて 筒状の側壁絶縁膜の周りの電極材料を覆うようにレジス トをパターニングし、このレジストをマスクとして電極 材料をエッチングするようにしているため、ストレージ ノードコンタクトから突出するように形成された筒状の 残す、自己整合型形状のストレージノード電極を形成す ることが可能となる。

【0016】また、ストレージノードコンタクトの側壁 から突出するように側壁絶縁膜を形成し、このストレー ジノードコンタクトを覆いかつ側壁絶縁膜の外壁にまで 到達するようにストレージノード電極を形成したのち、 この側壁絶縁膜をエッチング除去し、ストレージノード 電極の周りにキャパシタ絶縁膜を形成しさらにプレート 電極を形成しているため、側壁絶縁膜と接していたスト 20 レージノード電極の裏面もキャパシタ面として使用でき るためさらなるキャパシタ容量の増大をはかることがで きる。

#### [0 0 1 7]

【実施例】以下、本発明の実施例について図面を参照し つつ詳細に説明する。

【0018】実施例1図1は、本発明の第1の実施例の ·積層形メモリセル構造のDRAMのピット線方向に隣接 する3ピット分を示す平面図およびそのA-A断面図で ある。

【0019】このDRAMは、p型シリコン基板1の素 子分離絶縁膜2で囲まれた領域にMOSFETを形成 し、このMOSFETのソース・ドレイン領域の一方に ストレージノード電極10が接続するようにキャパシタ を積層したもので、ストレージノード電極10がストレ ージノードコンタクト面およびストレージノードコンタ クト面から突出するように形成された側壁絶縁膜9の内 壁から突出端を通り、外側側壁の下端を残すように、こ の側壁絶縁膜に自己整合的に形成されていることを特徴 とするもので、この側壁絶縁膜9の突出部を覆うように 形成されている分だけ実効的なキャパシタ面積の増大を はかることができるようにしている。他部については従 来例の積層形メモリセル構造のDRAMと同様である。

【0020】すなわちMOSFETは、p型シリコン基 板1の素子分離絶縁膜2で囲まれた領域にゲート絶縁膜 4を介してゲート電極5を形成するとともに、ゲート電 極5に自己整合的にソース・ドレイン拡散層となるn型 拡散層6a,6 bを形成することによって構成されてい

【0021】そしてこれらn型拡散層6a,6bのうち

タクト8を介してストレージノード電極10が形成さ れ、6 aにはピット線コンタクトを介してピット線14 が形成される。なお素子分離絶縁膜2の底部にはパンチ スルーストッパ用のp- 形拡散層3が形成されている。 この構造では、側壁絶縁膜の突出部の両側面の面積の和 の分の容量を側壁部分から得ることができる。

【0022】次に、このDRAMの製造方法について図 面を参照しつつ説明する。

[0023] まず、図2(a) および(b) に示すように、 比抵抗5Qcmのp型のシリコン基板1に、通常のLOC OS法により、膜厚700mmの酸化シリコン層からなる 素子分離絶縁膜2を形成する。このときの酸化工程によ り、パンチスルーストッパ用のp- 形拡散層3を形成す る。この後必要に応じて素子領域には閾値制御のための イオン注入を行う。そして、熱酸化法により膜厚10mm の酸化シリコン層および膜厚300mmの多結晶シリコン 層を形成し、フォトリソ法および反応性イオンエッチン グ法によってこれらをパターニングし、ゲート絶縁膜4 およびゲート電極5を形成する。そして、このゲート電 極5をマスクとしてAsイオンをイオン注入し、n-形 20 拡散層 6 a, 6 bからなるソース・ドレイン領域を形成 し、スィッチングトランジスタとしてのMOSFETを 形成する。この拡散層の深さは、例えば150nm程度に なる。その後、LPCVD法等により全面に酸化シリコ ン膜7a, 窒化シリコン膜7bおよび酸化シリコン膜7 cとからなる層間絶縁膜7を形成する。これは、厚い酸 化シリコン膜を堆積した後ラッピング法により上側から 酸化シリコン膜を削ってならしていくなどの方法により できるだけ平坦な形状をとることが望ましい。また、高 とゲート電極間スペースの1/2以上の膜厚の絶縁膜し PCVD法などステップカバレッジの良い方法で堆積す るだけでもかなりの平坦化が可能となる。この平坦化は キャパシタ形成の際レジストの膜厚を一定にするという 意味で重要となる。

【0024】そしてさらに、フォトリソグラフィと反応 性イオンエッチングによりストレージノードコンタクト 8を形成し、n型拡散層6bを酵呈せしめる。そして、 窒化シリコン膜を50㎜程度堆積し異方性エッチングを 行いストレージノードコンタクト側壁にのみ残留せしめ 40 側壁絶縁膜9とする。このとき層間絶縁膜7上にエッチ ング残りが生じないためにも、酸化シリコン膜7cは平 坦であることが望ましい。

【0025】この後、フッ化アンモニウムを用いて酸化 シリコン膜7cをエッチング除去することにより側壁絶 **縁膜9が突出した形状を得る。このとき窒化シリコン膜** 7 b がエッチングストッパとなる。この後多結晶シリコ ン膜を50~200m堆積しこれにヒ素またはリンをド ーピングしたのち、パターニングする。 パターニングに 際しては、まず全面にネガ型のフォトレジストを堆積 50 レージノードをパターニングするようにしてもよい。

し、図3(a) にMで示すような関口を有するマスクパタ ーンMを用いて露光を行う。このとき露光時間または光 量を制御することにより、露光領域の露光深さを制御 し、わずかに露光されないで残るようにする。すなわち 露光量が少ないときはレジストの表面付近しか露光され ないが露光量を大きくしていくと次第に露光される深さ が深くなり、ついには全レジストの膜厚分の深さまで露 光される。このようにして露光されるレジストの深さが 側壁絶縁膜の中腹に来るようにし、現像後のレジストパ 10 ターンRは、図3(b) に示すように下部に空洞を有して 側壁絶縁膜の周りを覆うように形成される。ここで下部 は空洞となっているが上部は密着しているため、レジス トが飛んでしまったりすることはない。

【0026】この後ドライエッチングにより多結晶シリ コン膜をエッチングすると側壁絶縁膜内部および周りを 除いてエッチング除去され、側壁絶縁膜に対して自己整 合的にパターニングがなされる。このようにしてストレ ージノード電極10が形成される(図4(a) および(b)

【0027】そしてレジスト除去後、LPCVD法によ り全面に窒化シリコン膜を10m程度堆積し950℃の 水蒸気雰囲気中で30分程度酸化することによりキャバ シタ絶縁膜11を形成する。この後全面に多結晶シリコ ン膜を堆積し、これにヒ素またはリンをドーピングした **後、フォトリソグラフィとドライエッチングによりプレ** ート電極12を形成する(図5)。

【0028】次に全面に層間絶縁膜としてCVD法によ り膜厚150mmの酸化シリコン膜7dを堆積しフォトリ ソグラフィと反応性イオンエッチングとによりピット線 集積化に伴いゲート電極のバターンが微細になってくる 30 コンタクトを形成し、アルミニウム膜あるいはモリブデ ンポリサイドを用いたヒット線14を形成する。このよ うにして図1に示したDRAMが完成する。

> 【0029】上記構成によれば、ストレージノードコン タクトの側壁に突出する側壁絶縁膜9に自己整合的にス トレージノード電極10が形成されるため、合わせ余裕 をとることもなく、セルサイズを小さくすることが可能

【0030】なお、前記実施例に限定されることなく、 ストレージノードコンタクトやビット線コンタクトをゲ ート電極に対して自己整合的に形成するようにしてもよ いことはいうまでもない。

【0031】また、前記実施例ではレジストの露光量を 制御して露光深さを調整することにより空洞を形成した (図3(b) 参照) が、まず平坦な酸化シリコン膜を形成 してフッ化アンモニウム等を用いたウエットエッチング 等によりエッチバックし平坦部にのみ酸化シリコン膜を 残しておきその上でネガレジストを塗布し、ストレージ ノードのパターンで完全に露光して、パターン下の酸化 シリコン膜を除去することによって空洞を形成し、スト

【0032】なお次に、本発明の第2の実施例について 説明する。

【0033】前記実施例では側壁絶縁膜はそのまま残し たが、この例ではストレージノード電極のパターニング 後、側壁絶縁膜をエッチング除去し、図6に示すように ストレージノード電極10が側壁絶縁膜と接していた面 もキャパシタとして用いるようにしたものである。

【0034】すなわち図4に示したように多結晶シリコ ン膜をパターニングしてストレージノード電極を形成す すようにレジストバターンRを除去した後、側壁絶縁膜 9をエッチング除去する。ここで側壁絶縁膜9は窒化シ リコンで構成されているため、窒化シリコンが酸化シリ コンおよび多結晶シリコンに対してエッチング選択性を 有するような条件でエッチングするようにすれば、側壁 絶縁膜(窒化シリコン)9および平坦部の窒化シリコン 膜7bは除去されるが、平坦部の酸化シリコン膜7aは そのまま残る。なおこのエッチングには熱燐酸によるエ ッチングを用いても良い。

【0035】この状態で前記実施例と同様にLPCVD 20 のDRAMを示す図 法により全面に窒化シリコン膜を10nm程度堆積し95 0℃の水蒸気雰囲気中で30分程度酸化することにより キャパシタ絶縁膜11を形成する。この後全面に多結晶 シリコン膜を堆積し、これにヒ素またはリンをドーピン グした後、フォトリソグラフィとドライエッチングによ りプレート電極12を形成する(図8)。

【0036】そして次に全面に層間絶縁膜としてCVD 法により膜厚150mの酸化シリコン膜7dを堆積しフ ォトリソグラフィと反応性イオンエッチングとによりビ ット線コンタクトを形成し、アルミニウム膜あるいはモ 30 5 ゲート電極 リプデンポリサイドを用いたビット線14を形成する。 このようにして図6に示したDRAMが完成する。

【0037】上記構成によれば、ストレージノードコン タクトの側壁に、ブレート電極およびキャパシタ絶縁膜 を介して自己整合的にストレージノード電極10が形成 されるため、さらにストレージノードコンタクトの側壁 を2重にキャパシタとして利用することができ、前記第 1の実施例よりもさらにキャパシタ面積の増大をはかる

ことができる上、合わせ余裕をとることもなく、セルサ イズを小さくすることが可能となる。

【0038】なお、前記実施例ではストレージノード電 極のパターン形成に際し、レジストの露光量を制御して レジストパターンの下に空洞を形成するようにしたが、 必ずしもこの方法をとらなくてもよい。

[0039]

【発明の効果】以上説明してきたように、本発明の半導 体記憶装置によれば、製造が容易でかつ、メモリセル占 る工程までは前記実施例と全く同様に形成し、図7に示 10 有面積のさらなる縮小化に際しても、十分なキャパシタ 容量を確保することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の積層形メモリセル構造 のDRAMを示す図

【図2】同DRAMの製造工程図

【図3】同DRAMの製造工程図

【図4】同DRAMの製造工程図

【図5】同DRAMの製造工程図

【図6】本発明の第2の実施例の積層形メモリセル構造

【図7】本発明の第2の実施例のDRAMの製造工程図

【図8】本発明の第2の実施例のDRAMの製造工程図


【図9】従来例のキャパシタ構造を示す図

【図10】従来例のキャパシタ構造を示す図


【符号の説明】


- 1 p型のシリコン基板
- 2 素子分離絶縁膜
- 3 チャネルストッパ
- 4 ゲート絶縁膜
- 6 ソース・ドレイン領域
- 7 絶縁膜
- 8 ストレージノードコンタクト
- 9 側壁絶縁膜
- 10 ストレージノード電板
- 11 キャパシタ絶縁膜
- 12 プレート電極電極
- 14 ビット線


【図9】



[図10]







フロントページの続き

(72)発明者 青木 正身 神奈川県川崎市

神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内